

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-48664

(43)公開日 平成10年(1998)2月20日

(51)Int.Cl.<sup>6</sup>  
G 0 2 F 1/136  
1/1343

識別記号  
5 0 0  
1/1343

F I  
G 0 2 F 1/136  
1/1343

技術表示箇所

(21)出願番号 特願平8-190950  
(22)出願日 平成8年(1996)7月19日


(71)出願人 590001669  
エルジー電子株式会社  
大韓民国、ソウル特別市永登浦区汝矣島洞  
20  
(72)発明者 シン・ウ・ソブ  
大韓民国、キョンサンブド、クミシ、ビ  
ーサンドン 407、チョンウォン・アバー  
トメント ナンバー487  
(72)発明者 ソン・インードク  
大韓民国、ソウル、センチュンク、モク  
-3ードン、711-7  
(74)代理人 弁理士 信我 道照 (外6名)

(54)【発明の名称】 液晶表示装置及びその製造方法

(57)【要約】

【課題】 本発明では、画素電極(コンデンサ用画素電極)とコンデンサ電極の間隙を小さくして、コンデンサの容量を大きくするものである。

【解決手段】 本発明の液晶表示装置は、絶縁体からなる透明基板(1)上に複数のゲート配線及びデータ配線がマトリックス形態となっており、各配線の交差点にゲート、ソース、ドレイン電極(21, 29, 30)からなる複数個のトランジスタと、各トランジスタのドレイン電極に連結されている複数の画素電極(33)と、画素電極に連結された電圧維持用コンデンサを有する液晶表示装置において、電圧維持用コンデンサが、基板上に形成されたコンデンサの共通電極(20)と、コンデンサの共通電極上に形成されたゲート絶縁膜(24)と一緒に形成された導電膜と、導電膜に形成された導電体膜からなるコンデンサの貯蔵電極(27', 33-1)と、貯蔵電極上に形成された透明電極からなるものである。



## 【特許請求の範囲】

【請求項1】 複数のゲート配線及びデータ配線がマトリックス形態となっており、前記各配線の交差点にゲート、ソース、ドレイン電極からなる複数個のトランジスタと、前記各トランジスタのドレイン電極に連結されている複数の画素電極と、前記画素電極に連結された電圧維持用コンデンサを有する液晶表示装置において、

前記の電圧維持用コンデンサが、

基板上に形成されたコンデンサの共通電極と、

前記のコンデンサの共通電極上に形成されたゲート絶縁膜と同一に形成される導電膜と、

前記の導電膜に形成された導電体膜からなるコンデンサの貯蔵電極と、

前記の貯蔵電極上に形成された透明電極からなることを特徴とする液晶表示装置。

【請求項2】 前記コンデンサの貯蔵電極は、前記トランジスタの半導体領域と同一物質から形成されることを特徴とする請求項1記載の液晶表示装置。

【請求項3】 前記コンデンサの貯蔵電極は、前記トランジスタのドレイン電極物質と同一物質から形成されることを特徴とする請求項1記載の液晶表示装置。

【請求項4】 前記トランジスタのドレイン電極物質は金属であることを特徴とする請求項3記載の液晶表示装置。

【請求項5】 前記コンデンサの共通電極は隣接する画素セルのゲートラインであることを特徴とする請求項1記載の液晶表示装置。

【請求項6】 前記コンデンサの共通電極はゲートラインでなく、別途に形成された共通コンデンサ電極ラインであることを特徴とする請求項1記載の液晶表示装置。

【請求項7】 絶縁体の透明基板上にゲート電極とコンデンサの共通電極を形成する工程と、

前記ゲート電極上にゲート絶縁膜、非晶質半導体層、ドーピングされた半導体層を順次に積層形成し、前記のゲート絶縁膜上の前記非晶質半導体層とドーピングされた半導体層をバターニングして、トランジスタ形成用の半導体層を形成する工程と、

前記ゲート絶縁膜と前記トランジスタ形成用半導体層のドーピングされた半導体層上に導電層を形成し、トランジスタのチャンネルが形成される部位を除外した領域に、トランジスタのソース及びドレイン領域と電圧維持用コンデンサが形成される領域にある導電層のみ残し、前記導電層を蝕刻してソース及びドレイン電極と電圧維持用コンデンサの貯蔵電極を形成する工程と、

前記ソース及びドレイン電極とマスクとして前記ドーピングされた半導体層を蝕刻する工程と、

全体の表面に保護膜を蒸着した後、ドレイン領域上に保護膜を蝕刻してコンタクトホールを形成すると同時に、電圧維持用コンデンサの貯蔵電極上の一部保護膜を蝕刻

して、貯蔵電極表面の一部をオープンする工程と、

前面に透明導電層を形成しバターニングしてピクセル電極を形成して、このピクセル電極がドレイン電極と貯蔵電極を連結するようにする工程とを含んでなる液晶表示装置の製造方法。

【請求項8】 前記コンデンサの共通電極は、隣接する画素セルのゲートラインであることを特徴とする請求項7記載の液晶表示装置の製造方法。

【請求項9】 前記コンデンサの共通電極はゲートラインでなく、別途に形成された共通コンデンサ電極ラインであることを特徴とする請求項7記載の液晶表示装置の製造方法。

【請求項10】 絶縁体の透明基板上にゲート電極とコンデンサの共通電極を形成する工程と、

前記ゲート電極上にゲート絶縁膜、非晶質半導体層、ドーピングされた半導体層を順次に積層形成し、トランジスタ形成領域と電圧維持用コンデンサ形成領域を除外した領域にある、前記ゲート絶縁膜上の前記非晶質半導体層とドーピングされた半導体層を蝕刻して、トランジスタ形成用半導体層を形成すると同時に、前記コンデンサの貯蔵電極を形成する工程と、

前記ゲート絶縁膜と前記トランジスタ形成用半導体層のドーピングされた半導体層上に導電層を形成し、トランジスタのチャンネルが形成される部位を除外した領域に、トランジスタのソース及びドレイン領域にある導電層のみ残し、前記導電層を蝕刻してソース及びドレイン電極を形成する工程と、

前記ソース及びドレイン電極をマスクとして前記ドーピングされた半導体層を蝕刻する工程と、

30 全体の表面に保護膜を蒸着した後、ドレイン領域上に保護膜を蝕刻してコンタクトホールを形成すると同時に、電圧維持用コンデンサの貯蔵電極上の一部保護膜を蝕刻して、貯蔵電極表面の一部をオープンする工程と、

前面に透明導電層を形成しバターニングしてピクセル電極を形成して、このピクセル電極がドレイン電極と貯蔵電極を連結するようにする工程を含んでなる液晶表示装置の製造方法。

【請求項11】 前記コンデンサの共通電極は、隣接する画素セルのゲートラインであることを特徴とする請求項10記載の液晶表示装置の製造方法。

【請求項12】 前記コンデンサの共通電極はゲートラインでなく、別途に形成された共通コンデンサ電極ラインであることを特徴とする請求項10記載の液晶表示装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は液晶表示装置及びその製造方法に関する。特に画素電極に連結された電圧維持用コンデンサの静電容量を増加させることができるようとした液晶表示装置及びその製造方法に関する。

## 【0002】

【従来の技術】TFT LCD (Thin Film Transistor Liquid Crystal Display)と呼ばれる薄膜トランジスタを利用する液晶表示装置は、多数の画素セル等がマトリックス状に配列され、各セルのソース／ドレインを連結した信号線（データライン）と、各セルのゲートとを連結した走査線（またはゲートライン）によって選択される1つの画素セルに信号電圧を印加して、所望する表示をすることができるよう製作したものである。このような液晶表示装置は、液晶に信号電圧を選択的に印加するために薄膜トランジスタを利用する。

【0003】従来の液晶表示装置及びその製造方法は、図8(a)及び(b)に示したとおり、まず絶縁体の透明基板(1)の上にゲート電極(2)及び電荷貯蔵用(電圧維持用)コンデンサの電極(3)(この電極は別途に形成することができるが、実用例では画素セルに隣接した他セルのゲート電極を利用してかまわない)を形成した後、陽極酸化方法によってゲート電極及びコンデンサの電極の表面に、陽極酸化絶縁膜(4, 5)を形成する。そして前面に化学気相蒸着法によってゲート絶縁膜(6)、非晶質シリコン層(7)、n+シリコン層(8)を順次に蒸着した後、薄膜トランジスタが形成される素子部のn+シリコン層(8)と非晶質シリコン層(7)のみを残し、素子部以外の部分の非晶質シリコン層(7)とn+シリコン層(8)を除去する。次にスパッタリング方法によって、伝導膜(導電性膜)を形成した後バターニングして、ソース(9)とドレイン(10)を形成する。

【0004】ソース及びドレインパターンが形成されると、これをマスクとして使用して素子部のn+シリコン層(8)を乾式蝕刻した後、化学気相蒸着法によって保護膜(11)を蒸着し、ドレイン(10)を画素電極と連結するためにコンタクトホール(12)を形成する。そして、スパッタリング方法によって、透明導電層(たとえばITO: Indium Tin Oxide)を形成しバターニングして透明電極(14)を形成する。このようにしてコンタクトホール(12)を通じてドレイン(10)と連結される画素電極(14)を形成する。そして、この画素電極の電圧維持用コンデンサの形成部分であるコンデンサ用画素電極とコンデンサ電極が、1つの電圧維持用コンデンサを形成する。

【0005】このように製作されたTFT LCDの動作を簡略に説明する。走査線(ゲートライン)に走査信号が印加されるとTFTがオンされて、信号線(データライン)に沿って伝達されてくる映像信号が、TFTチャネルを通じて画素電極(14)に伝達され、液晶に電圧が印加されることによって液晶の光透過特性を変化させて必要な表示をするようになる。1つの画素セルに伝達されたこのような映像信号は、次の走査時に映像信号が入ってくるまで一定期間の間維持してくれることが

できなければならないが、この役割を果たすのが電圧維持用コンデンサ部分である。

【0006】映像信号が画素電極に伝達されて一定期間の間電圧が維持してはじめて画面の質が良くなる。それで映像信号電圧を一定期間の間維持してくれることができる。一定大きさ以上の蓄積容量のコンデンサが要求される。この電圧維持用コンデンサ部分の容量は、画素電極と下部コンデンサの電極間の重畠される面積に比例し、両電極間の導電体の厚さ(d2)には反比例をなすようになる。従って一定大きさ以上のコンデンサを製作するためには、両電極の重畠面積と両電極間の導電体厚さが重要な設計要素となる。

## 【0007】

【発明が解決しようとする課題】前記で例として説明した従来の製造方法によって製作された電圧維持用コンデンサ部分の構造を見ると、ガラス基板上に形成されたコンデンサ電極(3)、陽極酸化絶縁膜(5)、ゲート絶縁膜(6)、保護絶縁膜(11)、そしてその上に画素電極(14)が積層されている構造となっている。

従って、必要とするほどの静電容量を得るために、コンデンサ電極(3)の面積を増加させなければならなかった。しかし、コンデンサ電極の面積を増加させると、コンデンサ電極は不透明体であるので光を透過させる面積を減少させる結果を招来して、開口率減少効果をもたらす。

【0008】また、両極間の間隙を減少させるために保護膜層を除去すると、厚さが薄くなるので静電容量が増加されるはずであるが、この保護膜層を除去するためには蝕刻しようとしても、通常的にゲート絶縁膜と同一な物質から形成される保護膜のみを蝕刻することが非常に難しい。保護膜を蝕刻しながらゲート絶縁膜を損傷されると、導電層の絶縁が破壊されコンデンサ電極と画素電極が短絡されて不良が発生することになる。従って、従来の方法では両電極間の厚さを減少させるに限界があった。本発明の目的は、画素電極(コンデンサ用画素電極)とコンデンサ電極の間隙を小さくして、電圧維持用コンデンサの容量を大きくするにある。

## 【0009】

【課題を解決するための手段】本発明の液晶表示装置は、複数のゲート配線及びデータ配線がマトリックス形態となっており、前記各配線の交叉点にゲート、ソース、ドレイン電極からなる複数のトランジスタと、前記各トランジスタのドレイン電極に連結されている複数の画素電極と、前記画素電極に形成されている電圧維持用コンデンサから構成された液晶表示装置において、前記の電圧維持用コンデンサはコンデンサ電極、ゲート絶縁膜、半導体膜、また透明電極とからなる。前記の電圧維持用コンデンサの半導体膜は、前記トランジスタの半導体領域と同一物質を使用する。また他の例として、前記の電圧維持用コンデンサはコンデンサ電極、ゲート絶縁

膜、金属膜、または透明電極からなる。コンデンサの金属膜は、前記トランジスタのソース、ドレイン電極と同一物質を使用する。

【0010】本発明の製造方法は、絶縁体の透明基板上にゲート電極とコンデンサの共通電極を形成する工程と、前記のゲート電極上にゲート絶縁膜、非晶質半導体層、ドーピングされた半導体層を順次に積層形成し、前記のゲート絶縁膜上の非晶質半導体層とドーピングされた半導体層とをバーニングして、トランジスタ形成用半導体層を形成する工程と、前記ゲート絶縁膜と前記トランジスタ形成用の半導体層のドーピングされた半導体層上に導電層を形成し、トランジスタのチャンネルが形成される部位を除外した領域に、トランジスタのソース及びドレイン領域と電圧維持用コンデンサが形成される領域にある導電層のみを残して前記の導電層を蝕刻して、ソース及びドレイン電極と電圧維持用コンデンサの貯蔵電極を形成する工程と、前記のソース及びドレイン電極をマスクとして前記のドーピングされた半導体層を蝕刻する工程と、全体の表面に保護膜を蒸着した後、ドレイン領域上に保護膜を蝕刻してコンタクトホールを形成すると同時に、電圧維持用コンデンサの貯蔵電極上の一部保護膜を蝕刻して、貯蔵電極表面の一部をオープンする工程と、前面に透明導電層を形成しバーニングしピクセル電極を形成して、このピクセル電極がドレイン電極と貯蔵電極を連結するようにする工程を含んでなる。

【0011】また、前記の工程中でゲート電極上にゲート絶縁膜、非晶質半導体層、ドーピングされた半導体層を順次に積層形成した後、トランジスタの形成領域と電圧維持用コンデンサの形成領域を除外した領域にある前記のゲート絶縁膜上の、非晶質半導体層とドーピングされた半導体層を蝕刻してトランジスタ形成用半導体層を形成すると同時に、前記コンデンサの貯蔵電極を形成し、次の工程では工程と貯蔵電極の形成を省略すればよい。本発明の液晶表示装置の画素セルは、液晶に電位を加えるための透明画素電極、この画素電極に信号電圧を供給するためのスイッチング用トランジスタ、また画素電極に供給された信号電圧をトランジスタがオフされた後にも必要な時間ほど維持させるための電圧維持用コンデンサを含んで構成される従来の液晶表示装置において、コンデンサはゲート電極と同一な基板上に形成されたコンデンサ共通電極と、コンデンサ共通電極上に形成されたトランジスタのゲート絶縁層のように形成されたコンデンサ導電層と、コンデンサ導電層上に形成されたコンデンサ貯蔵電極からなる。

【0012】

【発明の実施の形態】図1は本発明の実施の形態1の液晶表示装置の画素セルを製作する工程を段階別に示した断面図である。図1(a)に示したように、ガラスのような絶縁体の透明基板(1)上に導電層を形成し、写真

蝕刻工程で走査線に使用されるゲート電極(21)と、電圧維持用に使用されるコンデンサ共通電極(20) (このコンデンサ電極は別途に形成することもできるが、一般的に画素セルに隣接した他セルのゲート電極を利用するので、結局ゲート電極を意味する。以下同様である)のパターンを作る。導電層の形成は、スパッタリング方法または化学気相蒸着方法等の、すでに知られている方法を利用すればよい。次いで、陽極酸化工程を実施して、ゲート電極表面に陽極酸化膜(22)を形成させる。隣接した画素セルのゲート電極のコンデンサ共通電極(20)の表面にも陽極酸化膜が形成される。

【0013】次に、図1(b)に図示されたように、化学気相法(PECVD)によって前面にゲート絶縁膜(24)を形成し、その上に非晶質シリコン層とn+でドーピングされたシリコン層を形成し、写真蝕刻工程によって非晶質シリコン層とn+シリコン層をバーニングして、素子形成部分の非晶質シリコン層(25)とn+シリコン層(26)、そしてコンデンサが形成されるコンデンサの貯蔵電極となる部分の非晶質シリコン層(27)及びn+シリコン層(28)を形成する。この際、ゲート絶縁膜にはシリコンナイトライドで形成し、n+でドーピングされたシリコン層は化学気相蒸着方法によってドーピングされたシリコンを蒸着し、または非晶質シリコン層を形成した後、不純物をイオン注入して形成する。このようにした後、図1(c)に図示したように、スパッタリング方法によって導電膜を蒸着した後にソース電極(29)及びドレイン電極(30)のパターンを形成する。

【0014】次いで、図2(a)のように、ソース電極(29)及びドレイン電極(30)のパターンをマスクとして使用して、n+シリコン層(26)を乾式蝕刻すると素子形成部分のn+シリコン層(26)が除去されるが、この際コンデンサ形成部分のn+シリコン層(28)がすべて蝕刻され、非晶質シリコン層(27)表面の一部が蝕刻される。コンデンサ形成部分に残る非晶質シリコン層の厚さが1000Å内外に残るようにする。次は、図2(b)のように全体の表面に、保護膜(31)を化学気相法によって蒸着した後、写真蝕刻方法によって保護膜の所定部位を蝕刻して、画素電極とドレイン電極を接觸させるためのコンタクトホール(32)を開き、コンデンサ形成部分のコンデンサ共通電極の上部に、電圧維持用コンデンサの貯蔵電極表面の一部をオープンする。

【0015】このとき、保護膜を形成するための物質としては、下部にある非晶質シリコン層と蝕刻選択性がある物質を使用する。例えば、シリコンナイトライド物質を使用する。もし、非晶質シリコン層がなければ、ゲート絶縁膜(24)に使用される物質が保護膜(31)と同様な物質となるので、保護膜だけを蝕刻するための蝕刻程度を予測できなくなり、蝕刻しすぎるとゲート電極

が現れるがまたは少なく蝕刻される場合が発生される問題がある。そのため蝕刻程度の把握ができなくなる。一般的にゲート絶縁膜(24)と保護膜(31)は同じ物質を使用するので、この両膜の間に存在する中間層(ここでは非晶質シリコン)を形成する物質を選択すると、この両膜と蝕刻選択性がある物質を選択する。

【0016】この保護膜の蝕刻方法としては、乾式蝕刻方法を利用してシリコンナイトライドを蝕刻するとき発生される窒素物質を、下部の非晶質シリコンを蝕刻するとき発生される副産物が互いに異なるという点を利用して、蝕刻停止点を検出し正確に蝕刻することができる。この蝕刻工程を説明するために、図5は蝕刻時間に対する窒素発生比率を図示しておいた。保護膜を蝕刻する方法としては、窒素発生比率が、蝕刻を始める時は一定した比率にされてから“A”時点では保護膜(31)がすべて蝕刻され、下部の非晶質シリコン層が蝕刻しはじめるということが認められ、“B”に表示した時間では、非晶質シリコン層(27)がすべて蝕刻され、非晶質シリコン層下部のゲート絶縁層(24)のシリコンナイトライドが蝕刻し始めるということが認められる。

【0017】本実施の形態では、図2(b)に示したように、図5の蝕刻タイム“B”で停止して、非晶質シリコン層を完全に除去しゲート絶縁層の一部まで蝕刻して、形成されるコンデンサの静電容量の増大を図る。他の実施の形態は図3に図示するように、図5の蝕刻時間“A”で蝕刻を停止させて非晶質シリコン層をそのまま置いて保護層(31)のみを蝕刻し、非晶質シリコン層(27)を電圧維持用コンデンサの貯蔵電極に利用するようにした例である。保護層をバターニングした後、図2(c)に図示するように、画素電極形成とコンデンサの貯蔵電極形成のために、透明導電層(ITO)を全体表面に形成した後バターニングすると、コンタクトホール(32)で画素電極(33)とドレイン電極(30)が接触されて電気的に連絡され、またコンデンサ用の画素電極(33-1)と、リング形態に残る非晶質シリコン層(27')と連絡されて、この非晶質シリコン層(27')と共に電圧維持用コンデンサの貯蔵電極(27'、33-1)の役割を果たすようになる。図3に図示されたような他の実施の形態では、画素電極のコンデンサ形成部分(33-1)と非晶質シリコン層(27)が連絡されて、またコンデンサの貯蔵電極と画素電極が電気的に連絡される。このような工程後は、一般的な工程によって画素セルとTFTLCDを完了する。

【0018】図4はこのように製作される本発明の画素セルのレイアウトを図示したものである。信号線と走査線が互いに交叉するように配列され、ゲート電極(21)が走査線(40)に連絡されソース電極(29)が信号線(50)に連絡され、ドレイン電極(30)が画素電極(33)に連絡され、画素電極(33)の一部分

にコンデンサ用画素電極(33-1)が共に形成される。電圧維持用コンデンサが参照符号60で指す部分に形成される。コンデンサの貯蔵電極(27'、33-1)の下部には隣接した他セルのゲート電極が通るように配列されている。

【0019】以上説明したような本発明によって製造された画素セルにおいては、電圧維持用コンデンサが、コンデンサ共通電極(20)とコンデンサ貯蔵電極(27'、33-1)が、ゲート絶縁膜(24)の厚さ以下の厚さで互いに対向して位置するので、従来の技術に比してより大きい蓄積容量を有する。図3の他の例でも、電圧維持用コンデンサが、コンデンサ電極(20)とコンデンサ用画素電極(27)がゲート絶縁膜(24)の厚さで互いに対向して位置するので、従来の技術に比してより大きい蓄積容量を有する。

【0020】図6は本発明の実施の形態2を説明するための電圧維持用コンデンサ領域の断面を図示したもので、図1と図6を参照しながら図6の実施の形態を説明する。まず、実施の形態1の図1(a)のように、ガラスのような透明基板(1)上に導電層を形成し、写真蝕刻工程によって走査線に使用されるゲート電極(21)と、電圧維持用に使用されるコンデンサ共通電極(20)のパターンを作る。コンデンサの共通電極もまた、隣接した画素セルのゲート電極となる。次いで、陽極酸化工程を実施してゲート電極の表面に陽極酸化膜(22)を形成させ、またコンデンサ電極(20)表面に陽極酸化膜(23)を形成させる。

【0021】次は、化学気相法(PECVD)によってゲート絶縁膜(24)を形成し、その上に非晶質シリコン層とn+でドーピングされたシリコン層を形成し、写真蝕刻工程によって非晶質シリコン層とn+シリコン層をバターニングして、素子形成部分の非晶質シリコン層(25)とn+シリコン層(26)を形成する。この時、コンデンサ部分のコンデンサ電極部分には、図6の図示ように非晶質シリコン層またはn+シリコン層を形成しない。このようにした後、スパッタリング方法によって導電膜を蒸着した後、ソース電極(29)及びドレイン電極(30)とコンデンサの形成領域に、コンデンサ貯蔵電極の導電層(52)のパターンを形成する。このソース電極(29)及びドレイン電極(30)とコンデンサの導電層(52)を形成するための物質は、下部のゲート絶縁膜及びシリコンと蝕刻選択性が大きい物質を使用する。例えば、アルミニウムのような金属をスパッタリングして形成することもでき、ITOのような物質を使用して形成することもできる。コンデンサ用導電層の大きさは図1(b)で非晶質シリコン層(27)と同じ面積で形成すればよい。

【0022】次いで、ソース電極(29)及びドレイン電極(30)のパターンをマスクとして使用して、素子形成領域のn+シリコン層(26)を乾式蝕刻して除去

すると、素子形成部分のn+シリコン層が除去され図2(a)の左側に図示されたようにTFTが形成される。次は、全体の表面に保護膜(31)を化学気相法によって蒸着した後、写真蝕刻方法で保護膜の所定部位を蝕刻して、画素電極とドレイン電極を接触させるためのコンタクトホール(32)を開き、コンデンサの貯蔵電極上にコンデンサ用画素電極部位をオープンする。このとき保護膜を形成するための物質としては、下部にある導電層と蝕刻選択性がある物質を使用する。例えば、シリコンナイトライド(SILICON NITRIDE)物質を使用する。この蝕刻工程もまた図5の蝕刻時間に“A”時点で蝕刻を止めて、保護膜のシリコンナイトライドのバターニングができる。

【0023】このようにした後、画素電極を形成するために、透明導電層(ITO)を全体の表面に形成した後バターニングして、コンタクトホール(32)で画素電極(33)とドレイン電極(30)が接触されて電気的に連結され、また画素電極(33)の一部分のコンデンサ用画素電極(33-1)がコンデンサ導電層(52)と連結される。このような工程後は、一般的な工程を実施して画素セルとTFT LCD製作を完了する。このように製作された本発明の画素セルのレイアウト図である図4に図示したように、コンデンサの共通電極として隣接するゲートライン(20)を使用する方式となるか、また図7に図示したようにコンデンサの共通電極として隣接するゲートライン(20)を利用せず、別途の共通コンデンサ電極ライン(20')を使用する方式となる。

【0024】本発明の方法によって製作されたLCD表示素子の画素セルは、液晶に電位を加えるための画素電極(33)と、素子部に形成されたソース電極(29)、ゲート電極(21)及び画素電極に連結されたドレイン電極(30)を有してゲート電極に印加される電圧によって、ターンオンまたはターンオフされてソース電極の信号をドレイン電極に連結するスイッチング用トランジスタと、画素電極に供給された信号電圧をトランジスタがオフされた後も、必要な時間ほど維持させるために画素電極と連結されて電荷を蓄積するコンデンサを含んで構成されるが、コンデンサはゲート電極と同一な基板上に形成されたコンデンサ電極(20)と、コンデンサ電極上に形成されたゲート絶縁層(24)のコンデンサ導電層と、コンデンサ導電層上に形成されたコンデンサの貯蔵電極(27、33-1、52)と、コンデンサ導電層上に形成されたコンデンサの貯蔵電極上のコンデンサ絶縁層(31)と、絶縁層(31)が覆っていない貯蔵用電極に画素電極(33)が電気的に連結される。

【0025】導電層上に形成された貯蔵電極は、絶縁層

が覆っていない導電層上に画素電極と同質の物質で直接形成されるか、またその周りのコンデンサ絶縁層下に画素電極物質と異なる物質からなっている導電層からなる。または、導電層上に形成された貯蔵用電極は、電極全体がTFTを作る半導体層の物質と同一な物質で製作されるか、またはソース及びドレイン電極物質と同じ金属で形成される場合もある。

#### 【0026】

【発明の効果】以上説明したような本発明によって製造された画素セルでは、電圧維持用コンデンサが、コンデンサ電極とコンデンサ用画素電極がゲート絶縁膜の厚さ以下の厚さで互いに対向して位置するので大きい蓄積容量を有する。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態1の液晶表示装置の製造方法を説明するための断面図である。

【図2】本発明の実施の形態1の液晶表示装置の製造方法を説明するための断面図である。

【図3】本発明の実施の形態1の液晶表示装置の製造方法を説明するための断面図である。

【図4】本発明の実施の形態1の液晶表示装置のレイアウト図である。

【図5】乾式蝕刻時に蝕刻停止層を検出する方法を説明するための図である。

【図6】本発明の実施の形態2の液晶表示装置の製造方法を説明するための断面図である。

【図7】図4でコンデンサの共通電極として隣接するゲートラインを使用せず、別途の共通コンデンサ電極ラインを形成する場合のレイアウト図である。

【図8】従来の液晶表示装置の製造方法を説明するための断面図である。

#### 【符号の説明】

1： 透明基板

20： コンデンサ共通電極

21： ゲート電極

22、23： 陽極酸化膜

24： ゲート絶縁膜

25、27： 非晶質シリコン層

26、28： n+シリコン層

29： ソース電極

30： ドレイン電極

31： コンデンサ絶縁膜

32： コンタクトホール




33： 画素電極

40： 走査線




50： 信号線

52： コンデンサ導電層


【図1】



【図2】




【図3】




40: 走査線  
50: 信号線  
60: 電圧遮断用  
コンデンサ

【図4】




【図5】




52: 源電極

【図7】



【図8】

(a)



(b)

